Chapitre 7 — Méthode générale de conception
Niveau conseillé : Bac+1 / Bac+2 — Cycle préparatoire, BTS, BUT, Licence
Finalité du chapitre Transformer méthodiquement un besoin exprimé en langage naturel en un circuit combinatoire correct, simplifié, réalisable et vérifié, sans perdre les contraintes du cahier des charges. |
Présentation du chapitre
Concevoir un circuit logique ne consiste pas seulement à associer des portes jusqu’à obtenir un résultat plausible. La conception doit suivre une démarche rigoureuse qui garantit que le circuit répond exactement au besoin. Cette démarche commence par l’analyse du cahier des charges et se termine par une vérification systématique du comportement obtenu.
Le circuit combinatoire constitue le premier modèle complet de synthèse en électronique numérique. Ses sorties dépendent uniquement des valeurs présentes à ses entrées. Il ne mémorise aucun événement passé. Cette propriété permet de décrire exhaustivement son comportement par une table de vérité, puis d’en déduire des équations logiques et un schéma de réalisation.
La méthode présentée dans ce chapitre est applicable à de nombreux systèmes : commande d’une alarme, contrôle d’une autorisation, comparaison de grandeurs binaires, sélection de signaux, codage, affichage et génération de décisions à partir de capteurs. Les mêmes étapes seront ensuite réutilisées pour les additionneurs, comparateurs, décodeurs, multiplexeurs et autres circuits combinatoires.
Objectifs pédagogiques
À la fin du chapitre, l’étudiant sera capable de… | Indicateur de maîtrise |
|---|---|
distinguer un circuit combinatoire d’un circuit séquentiel | la présence ou l’absence de mémoire est correctement identifiée |
extraire les contraintes d’un cahier des charges | les cas normaux, limites et interdits sont recensés |
définir clairement les entrées et sorties | chaque variable possède un nom, un rôle et une convention active |
construire une table de vérité complète | les 2ⁿ combinaisons sont traitées sans omission |
déduire les équations logiques | les mintermes ou maxtermes correspondent aux lignes correctes |
simplifier une fonction | la forme obtenue est équivalente et adaptée à la réalisation |
dessiner un schéma logique lisible | les portes, niveaux et connexions sont clairement identifiés |
vérifier le fonctionnement | des méthodes formelles, simulées et pratiques sont utilisées |
Prérequis
- connaître les variables binaires et les portes NON, ET, OU, NAND, NOR et XOR ;
- savoir établir et lire une table de vérité ;
- savoir écrire une fonction sous forme somme de produits ou produit de sommes ;
- maîtriser les lois de Boole et les tableaux de Karnaugh ;
- savoir lire un schéma logique simple et interpréter un chronogramme.
Organisation du chapitre
Partie | Contenu | Production attendue |
|---|---|---|
7.1 | définition et propriétés d’un circuit combinatoire | identifier la nature d’un système logique |
7.2.1 à 7.2.3 | analyse, variables et table de vérité | obtenir un modèle complet du besoin |
7.2.4 à 7.2.6 | équations, simplification et schéma | produire une réalisation logique |
7.2.7 | vérification et validation | démontrer que le circuit est correct |
Études de cas et TD | application de la méthode complète | concevoir et justifier une solution |
7.1. Définition d’un circuit combinatoire
7.1.1. Définition générale
Un circuit combinatoire est un réseau de portes logiques dans lequel chaque sortie est une fonction instantanée des entrées présentes. Pour une combinaison donnée des entrées, la sortie logique attendue est toujours la même, indépendamment de l’ordre dans lequel les entrées ont atteint leurs valeurs.
Y₁=f₁(X₁, X₂, …, Xₙ), Y₂=f₂(X₁, X₂, …, Xₙ), …
Le mot « instantanée » décrit le modèle logique idéal. Dans un circuit physique, une modification d’entrée atteint la sortie après un temps de propagation. Cependant, une fois le régime transitoire terminé, la valeur stable de la sortie ne dépend que de la combinaison actuelle des entrées.
Idée essentielle Un circuit combinatoire réalise une correspondance entre un vecteur d’entrée et un vecteur de sortie. Il ne se souvient pas du vecteur précédent. |
7.1.2. Sorties dépendant uniquement des entrées présentes
Considérons un système possédant trois entrées A, B et C et une sortie Y. Si la spécification impose Y=1 lorsque au moins deux entrées valent 1, alors les combinaisons 011, 101, 110 et 111 donnent toujours Y=1. Le résultat ne dépend ni de la combinaison précédente ni de la durée pendant laquelle les entrées sont restées actives.
A | B | C | Y | Interprétation |
|---|---|---|---|---|
0 | 0 | 0 | 0 | aucune entrée active |
0 | 0 | 1 | 0 | une seule entrée active |
0 | 1 | 0 | 0 | une seule entrée active |
0 | 1 | 1 | 1 | deux entrées actives |
1 | 0 | 0 | 0 | une seule entrée active |
1 | 0 | 1 | 1 | deux entrées actives |
1 | 1 | 0 | 1 | deux entrées actives |
1 | 1 | 1 | 1 | trois entrées actives |
Cette table de vérité constitue une définition complète du comportement logique. Toute réalisation correcte du système doit produire les mêmes sorties pour les huit combinaisons, même si son schéma interne utilise des portes différentes.
7.1.3. Absence de mémoire
Un circuit combinatoire ne contient pas d’élément destiné à stocker un état. Il n’utilise ni bascule, ni registre, ni mémoire interne. Une entrée temporairement active n’a plus d’effet une fois qu’elle est revenue à 0, sauf si une autre partie séquentielle du système a mémorisé l’événement.
Question de diagnostic | Circuit combinatoire | Circuit séquentiel |
|---|---|---|
La sortie dépend-elle de l’entrée actuelle ? | oui | oui |
La sortie dépend-elle d’un état antérieur ? | non | oui |
Une mémoire est-elle nécessaire ? | non | oui |
Une horloge est-elle généralement utilisée ? | non | souvent |
Une table de vérité suffit-elle ? | oui | non, il faut aussi décrire les états |
Exemples | additionneur, comparateur, multiplexeur | compteur, registre, automate |
Figure 1 — Comparaison structurelle entre un circuit combinatoire et un circuit séquentiel.
7.1.4. Différence entre circuit combinatoire et circuit séquentiel
La différence fondamentale réside dans la présence d’un état interne. Dans un circuit séquentiel, deux instants présentant les mêmes entrées peuvent produire des sorties différentes si l’état mémorisé n’est pas le même. Par exemple, un compteur peut recevoir la même entrée d’horloge à chaque impulsion et produire successivement 000, 001, 010 et 011.
Dans un circuit combinatoire, il est inutile de connaître l’historique. Un additionneur recevant A=1 et B=1 donne toujours une somme 0 et une retenue 1, quel que soit le calcul effectué auparavant.
Situation | Nature | Justification |
|---|---|---|
Une lampe s’allume si deux boutons sont appuyés simultanément. | combinatoire | la sortie dépend de l’état actuel des boutons |
Une lampe reste allumée après une brève pression sur un bouton. | séquentielle | l’événement doit être mémorisé |
Un comparateur indique si A>B. | combinatoire | la décision dépend uniquement des mots présents |
Un compteur affiche le nombre d’impulsions reçues. | séquentielle | le nombre d’impulsions passées est stocké |
Un décodeur active une sortie selon une adresse. | combinatoire | l’adresse actuelle sélectionne directement la sortie |
7.1.5. Modèle idéal et circuit physique
Le modèle booléen suppose que les portes commutent instantanément. En pratique, chaque porte possède un temps de propagation. Si plusieurs chemins reliant les entrées à une sortie n’ont pas le même nombre de portes, une modification simultanée des variables peut provoquer une impulsion transitoire appelée aléa logique ou glitch.
- la valeur stable finale doit correspondre à l’équation logique ;
- le temps de stabilisation dépend du chemin logique le plus long ;
- les entrées ne doivent pas rester dans une zone de tension indéterminée ;
- une sortie combinatoire ne doit pas être confondue avec une sortie réellement instantanée ;
- la vérification temporelle devient importante lorsque le circuit commande une entrée sensible.
Attention La simplification réduit souvent le nombre de portes et le délai, mais elle peut aussi modifier les chemins de propagation. Dans les systèmes rapides ou critiques, il faut compléter la validation logique par une analyse temporelle. |
7.1.6. Exemples de circuits combinatoires
Circuit | Entrées | Sorties | Fonction réalisée |
|---|---|---|---|
additionneur | bits à additionner et retenue entrante | somme et retenue sortante | opération arithmétique |
comparateur | deux nombres binaires | A>B, A=B, A<B | comparaison de grandeurs |
décodeur | code binaire et validation | une sortie sélectionnée | décodage ou adressage |
multiplexeur | données et sélection | donnée choisie | aiguillage de signaux |
codeur | lignes d’entrée | mot binaire | codage d’une position |
contrôle de parité | mot de données | bit de parité ou erreur | détection simple d’erreurs |
7.2. Étapes de conception
La synthèse d’un circuit combinatoire suit sept étapes principales. L’ordre proposé évite de passer trop rapidement au schéma, ce qui constitue une source fréquente d’erreurs. La conception est néanmoins itérative : une contradiction découverte pendant la vérification peut imposer de revenir au cahier des charges ou aux conventions de variables.
Figure 2 — Démarche générale de conception d’un circuit combinatoire.
Figure 3 — Transformation progressive du besoin jusqu’au circuit logique.
7.2.1. Étape 1 — Analyser le cahier des charges
Le cahier des charges décrit ce que le système doit faire, souvent avec des phrases, des conditions et des exceptions. La première tâche consiste à reformuler ce texte afin d’éliminer les ambiguïtés. Il faut distinguer les données observées, les décisions attendues et les contraintes de fonctionnement.
a) Identifier le besoin principal
Le besoin principal doit être exprimé par une phrase courte et vérifiable. Exemple : « La sortie d’autorisation vaut 1 lorsque l’utilisateur présente un badge valide et que la zone n’est pas verrouillée, ou lorsqu’un responsable active la commande d’urgence. »
b) Repérer les opérateurs logiques dans le langage naturel
Expression du cahier des charges | Interprétation logique probable | Précaution |
|---|---|---|
et, simultanément, tous | opération ET | vérifier si toutes les conditions sont obligatoires |
ou, au moins une | opération OU | préciser si le OU est inclusif ou exclusif |
sauf, à condition que… ne… pas | complément NON | identifier exactement la condition inversée |
un seul, exactement un | XOR ou comptage | ne pas confondre avec « au moins un » |
au moins deux | fonction majorité | énumérer les combinaisons satisfaisantes |
seulement si | implication | la condition annoncée est nécessaire, pas toujours suffisante |
c) Détecter les ambiguïtés et les cas manquants
- que se passe-t-il si plusieurs commandes sont actives en même temps ? ;
- une entrée est-elle active à 1 ou active à 0 ? ;
- existe-t-il une priorité entre les conditions ? ;
- certaines combinaisons sont-elles impossibles ou interdites ? ;
- la sortie doit-elle être sûre en cas de capteur déconnecté ? ;
- le système doit-il signaler une erreur en plus de la sortie principale ?
d) Produire une reformulation testable
Exemple de reformulation Texte initial : « L’alarme se déclenche quand la porte est ouverte sans autorisation. » Reformulation : P=1 si la porte est ouverte, A=1 si l’accès est autorisé, S=1 si l’alarme doit sonner. La règle devient S=P·¬A. |
7.2.2. Étape 2 — Identifier les entrées et les sorties
Chaque information utilisée par la décision devient une variable d’entrée. Chaque action ou indication produite devient une variable de sortie. Une bonne définition des variables réduit fortement les erreurs ultérieures.
Élément à préciser | Question à poser | Exemple |
|---|---|---|
nom symbolique | quelle lettre ou abréviation sera utilisée ? | V pour badge valide |
signification de 1 | que représente l’état actif ? | V=1 : badge valide |
signification de 0 | que représente l’état inactif ? | V=0 : badge invalide |
origine physique | bouton, capteur, signal interne ? | contact de porte |
type d’activation | active à 1 ou active à 0 ? | capteur /P actif à 0 |
sortie attendue | quelle action doit être commandée ? | O=1 : ouverture autorisée |
Le nombre d’entrées n détermine le nombre maximal de combinaisons : 2ⁿ. Une entrée oubliée rend le modèle incomplet ; une entrée inutile complexifie la table et le circuit.
n entrées binaires ⇒ 2ⁿ combinaisons possibles
Convention active Une variable active à 0 doit être signalée clairement dans le nom, par une barre, un préfixe / ou un suffixe _N. Par exemple /RESET=0 signifie que la remise à zéro est demandée. |
7.2.3. Étape 3 — Établir la table de vérité
La table de vérité recense toutes les combinaisons d’entrée et associe à chacune la valeur attendue de chaque sortie. Elle constitue le contrat logique entre la spécification et le circuit.
1. Choisir un ordre fixe pour les variables, par exemple A, B, C.
2. Énumérer les 2ⁿ combinaisons en comptage binaire de 0 à 2ⁿ−1.
3. Relire le cahier des charges pour chaque ligne.
4. Attribuer 0 ou 1 à chaque sortie.
5. Utiliser X seulement pour une combinaison réellement indifférente ou impossible.
6. Ajouter une colonne d’interprétation lorsque les règles sont complexes.
7. Faire relire les lignes limites et les combinaisons simultanées.
N° | A | B | C | Y | Commentaire |
|---|---|---|---|---|---|
0 | 0 | 0 | 0 | 0 | aucune condition satisfaite |
1 | 0 | 0 | 1 | 0 | condition C seule |
2 | 0 | 1 | 0 | 0 | condition B seule |
3 | 0 | 1 | 1 | 1 | B et C actives |
4 | 1 | 0 | 0 | 0 | condition A seule |
5 | 1 | 0 | 1 | 1 | A et C actives |
6 | 1 | 1 | 0 | 1 | A et B actives |
7 | 1 | 1 | 1 | 1 | au moins deux entrées actives |
Cas indifférents
Une combinaison peut être notée X si elle ne se produit jamais dans l’environnement prévu ou si la valeur de sortie n’a aucune importance. Le X pourra être choisi comme 0 ou 1 lors de la simplification. Cette décision doit être justifiée : déclarer abusivement un cas indifférent peut masquer un comportement dangereux.
7.2.4. Étape 4 — Déterminer les équations logiques
À partir de la table de vérité, une équation peut être obtenue sous forme canonique. Pour une somme de produits, on écrit un minterme pour chaque ligne où la sortie vaut 1. Une variable est directe si sa valeur vaut 1 dans la ligne et complémentée si elle vaut 0.
Y = Σm(3,5,6,7)
Y = ¬A·B·C + A·¬B·C + A·B·¬C + A·B·C
La forme produit de sommes s’obtient en utilisant les lignes où Y=0. Chaque ligne produit un maxterme. Les deux formes décrivent la même fonction mais peuvent conduire à des réalisations différentes.
Ligne | A B C | Y | Minterme si Y=1 |
|---|---|---|---|
3 | 0 1 1 | 1 | ¬A·B·C |
5 | 1 0 1 | 1 | A·¬B·C |
6 | 1 1 0 | 1 | A·B·¬C |
7 | 1 1 1 | 1 | A·B·C |
Contrôle rapide Le nombre de termes de la forme canonique SOP doit être égal au nombre de lignes contenant 1. Chaque terme doit contenir toutes les variables d’entrée. |
7.2.5. Étape 5 — Simplifier les équations
La forme canonique est correcte mais rarement économique. Elle doit être simplifiée par l’algèbre de Boole ou par une carte de Karnaugh. Le but est de réduire le nombre de termes, de littéraux et de niveaux logiques sans modifier la table de vérité.
Méthode | Avantage | Limite |
|---|---|---|
algèbre de Boole | rapide lorsque les identités sont visibles | dépend de l’expérience et ne garantit pas immédiatement le minimum |
Karnaugh | visuelle et systématique pour 2 à 4 variables | devient peu pratique avec beaucoup de variables |
outil de synthèse | adapté aux fonctions complexes | le résultat doit rester compris et vérifié |
Pour la fonction majorité précédente, la simplification donne :
Y = A·B + A·C + B·C
La forme simplifiée possède trois produits de deux littéraux au lieu de quatre produits de trois littéraux. Elle est directement interprétable : chaque terme représente une paire d’entrées actives.
Figure 4 — Réalisation simplifiée de la fonction majorité à trois entrées.
7.2.6. Étape 6 — Réaliser le schéma logique
Le schéma traduit l’équation simplifiée en portes logiques. Il doit être lisible, non ambigu et compatible avec les composants ou la technologie ciblée.
1. Repérer les compléments nécessaires et placer les inverseurs.
2. Réaliser chaque terme produit avec une porte ET, ou chaque terme somme avec une porte OU.
3. Combiner les termes au dernier niveau.
4. Nommer les entrées, les sorties et les signaux intermédiaires.
5. Éviter les croisements inutiles et indiquer clairement les jonctions.
6. Vérifier le nombre maximal d’entrées accepté par chaque porte.
7. Adapter la réalisation aux composants disponibles : NAND, NOR, FPGA ou circuit intégré.
Choix de la structure
Expression | Structure naturelle | Alternative |
|---|---|---|
somme de produits | ET puis OU | NAND–NAND |
produit de sommes | OU puis ET | NOR–NOR |
fonction XOR | porte XOR dédiée | réseau ET–OU–NON |
fonction complexe | plusieurs niveaux | décomposition en blocs ou FPGA |
Critères de lisibilité
- les signaux circulent de gauche à droite ;
- les entrées apparaissent à gauche et les sorties à droite ;
- les noms des signaux sont uniques ;
- un point de connexion indique une jonction réelle ;
- les croisements sans connexion sont graphiquement distincts ;
- les portes ou blocs sont regroupés selon les termes de l’équation.
7.2.7. Étape 7 — Vérifier le fonctionnement
La vérification démontre que le schéma réalisé est équivalent au cahier des charges. Elle doit être préparée dès le début de la conception, et non ajoutée après le câblage.
Figure 5 — Vérification complémentaire par plusieurs niveaux de preuve.
a) Vérification par table de vérité
On calcule la sortie de l’équation simplifiée pour chaque combinaison et on compare le résultat à la table issue du cahier des charges. Pour un petit nombre d’entrées, cette méthode est exhaustive et fournit une preuve directe d’équivalence.
b) Vérification algébrique
Les transformations utilisées pendant la simplification peuvent être justifiées par les lois de Boole. Une identité correcte conserve la fonction à chaque étape.
c) Simulation logique
Un logiciel tel que Logisim Evolution, Proteus ou Multisim permet d’appliquer automatiquement des vecteurs d’entrée, d’observer les sorties et de visualiser les chronogrammes. La simulation facilite également l’étude des délais et des transitions.
d) Validation expérimentale
Le montage peut être testé sur une plaque d’essai ou une carte programmable. Les niveaux de tension, l’alimentation, les entrées flottantes et le courant des LED doivent être contrôlés. Les résultats expérimentaux sont comparés aux valeurs attendues.
e) Jeux de tests
Type de test | Objectif | Exemple |
|---|---|---|
cas nominal | vérifier un fonctionnement attendu courant | deux capteurs actifs donnent Y=1 |
cas limite | tester la frontière entre deux décisions | une seule entrée active donne Y=0 |
cas simultané | vérifier plusieurs conditions concurrentes | A=B=C=1 |
cas interdit | observer ou forcer un comportement sûr | combinaison déclarée impossible |
transition | détecter un aléa ou un délai | passage de 011 à 101 |
Règle de validation Un circuit n’est pas validé parce qu’un exemple fonctionne. Il est validé lorsque toutes les combinaisons pertinentes ont un résultat attendu et vérifié. |
Étude de cas 1 — Système de vote majoritaire
1. Cahier des charges
Trois capteurs A, B et C surveillent la même condition. La sortie M doit être active si au moins deux capteurs demandent l’activation. Cette redondance permet de tolérer une indication isolée erronée.
2. Entrées et sortie
Variable | Type | Signification de 1 |
|---|---|---|
A | entrée | capteur A actif |
B | entrée | capteur B actif |
C | entrée | capteur C actif |
M | sortie | décision majoritaire active |
3. Table de vérité
A | B | C | M |
|---|---|---|---|
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
4. Équation canonique et simplification
M = Σm(3,5,6,7)
M = ¬A·B·C + A·¬B·C + A·B·¬C + A·B·C
M = A·B + A·C + B·C
5. Réalisation et vérification
La réalisation utilise trois portes ET à deux entrées et une porte OU à trois entrées. La vérification peut être effectuée en contrôlant que les quatre combinaisons contenant au moins deux 1 produisent M=1 et que les quatre autres produisent M=0.
Étude de cas 2 — Autorisation d’ouverture sécurisée
1. Cahier des charges
Une porte peut s’ouvrir si un badge est valide et si le verrouillage général n’est pas actif. Un responsable peut toutefois forcer l’ouverture grâce à une commande prioritaire. La sortie O commande l’ouverture.
2. Variables et convention
Variable | Signification de 1 |
|---|---|
V | badge valide |
L | verrouillage général actif |
F | commande de forçage active |
O | ouverture autorisée |
3. Traduction logique
L’ouverture normale exige V=1 et L=0, ce qui donne V·¬L. Le forçage est une voie indépendante et prioritaire, donc il est ajouté par un OU.
O = V·¬L + F
4. Table de vérité
V | L | F | O | Interprétation |
|---|---|---|---|---|
0 | 0 | 0 | 0 | aucun badge valide et aucun forçage |
0 | 0 | 1 | 1 | forçage actif |
0 | 1 | 0 | 0 | verrouillage actif |
0 | 1 | 1 | 1 | forçage prioritaire |
1 | 0 | 0 | 1 | ouverture normale |
1 | 0 | 1 | 1 | ouverture autorisée |
1 | 1 | 0 | 0 | badge bloqué par le verrouillage |
1 | 1 | 1 | 1 | forçage prioritaire |
5. Points de validation
- V=1 ne doit pas ouvrir la porte lorsque L=1 et F=0 ;
- F=1 doit imposer O=1 pour toutes les valeurs de V et L ;
- la convention L=1 « verrouillage actif » justifie l’utilisation de ¬L ;
- si le forçage ne devait pas contourner le verrouillage, l’équation serait différente : O=(V+F)·¬L.
Importance de l’analyse Les expressions V·¬L+F et (V+F)·¬L ne traduisent pas la même priorité. Le cahier des charges doit indiquer explicitement si la commande de forçage contourne le verrouillage. |
Fiche méthode récapitulative
Étape | Question directrice | Document produit | Erreur fréquente |
|---|---|---|---|
1. Analyser | Que doit faire le système ? | règles reformulées | interpréter un texte ambigu sans demander de précision |
2. Identifier | Quelles informations entrent et sortent ? | liste des variables et conventions | oublier une entrée ou inverser un niveau actif |
3. Table | Que vaut chaque sortie pour chaque combinaison ? | table de vérité | omettre une combinaison ou mal traiter un cas simultané |
4. Équations | Comment écrire la fonction ? | SOP/POS canonique | complémenter la mauvaise variable |
5. Simplifier | Quelle forme équivalente est plus économique ? | équation réduite | modifier la fonction pendant la réduction |
6. Schéma | Comment réaliser l’équation ? | schéma logique | confondre jonction et croisement |
7. Vérifier | Le résultat correspond-il à tous les cas ? | rapport de tests | tester seulement quelques exemples favorables |
Travaux dirigés
TD 1 — Identifier la nature d’un système
Pour chaque système, indiquer s’il est combinatoire ou séquentiel et justifier :
- un voyant est actif si la température est élevée ou si la pression est élevée ;
- un compteur augmente de 1 à chaque impulsion ;
- une sortie indique si deux mots binaires sont égaux ;
- une alarme reste active jusqu’à une remise à zéro ;
- un multiplexeur sélectionne une donnée selon deux bits de commande.
TD 2 — Analyse d’un cahier des charges
Un ventilateur V doit fonctionner si la température T est élevée et si l’autorisation E est active. Il doit également fonctionner lorsqu’un test manuel M est demandé. Le test manuel doit être possible même si E=0.
1. Définir les variables et leur état actif.
2. Écrire une reformulation logique non ambiguë.
3. Établir la table de vérité.
4. Déterminer et simplifier l’équation de V.
5. Proposer un schéma logique.
6. Identifier le test qui prouve que M contourne E.
TD 3 — Fonction « exactement deux »
Une sortie Z doit valoir 1 lorsque exactement deux des trois entrées A, B et C valent 1.
1. Établir la table de vérité.
2. Écrire Z sous forme canonique SOP.
3. Simplifier la fonction si possible.
4. Comparer cette fonction avec la fonction majorité.
5. Dessiner le schéma et proposer un jeu de tests minimal mais représentatif.
TD 4 — Détection d’une combinaison interdite
Deux contacteurs P et Q ne doivent jamais être actifs simultanément. Une sortie E signale l’erreur. Une seconde sortie N indique qu’au moins un contacteur est actif.
1. Définir les deux sorties.
2. Établir la table de vérité de E et N.
3. Déterminer leurs équations.
4. Réaliser les deux sorties en partageant éventuellement des signaux intermédiaires.
5. Vérifier le cas P=Q=1.
TD 5 — Réalisation uniquement avec NAND
À partir de la fonction O=V·¬L+F :
- exprimer ¬L avec une porte NAND ;
- obtenir une structure NAND–NAND ;
- indiquer le nombre de portes nécessaires ;
- comparer cette réalisation à la structure ET–OU–NON.
TD 6 — Analyse d’un schéma
Un circuit réalise les signaux intermédiaires X=A+B et Y=¬C, puis la sortie S=X·Y.
1. Écrire l’équation globale de S.
2. Établir la table de vérité.
3. Interpréter le comportement en langage naturel.
4. Indiquer si le circuit possède une mémoire.
5. Proposer deux tests permettant de vérifier l’effet de C.
Activité pratique — Concevoir, simuler et valider un circuit
Objectif
Mettre en œuvre la démarche complète sur un logiciel de simulation logique, puis confronter les résultats à une table de vérité préparée avant la simulation.
Sujet proposé
Une alarme A doit être active si la porte P ou la fenêtre F est ouverte, à condition que le système soit armé S. Une commande de test T doit activer l’alarme indépendamment des autres entrées.
Travail demandé
1. Définir les quatre entrées et la sortie.
2. Écrire l’équation directement à partir du texte.
3. Établir les seize lignes de la table de vérité.
4. Simplifier l’expression.
5. Réaliser le schéma dans le simulateur.
6. Créer des interrupteurs pour les entrées et une LED pour la sortie.
7. Tester toutes les combinaisons ou utiliser un générateur de vecteurs.
8. Relever un chronogramme comportant au moins huit transitions.
9. Comparer le résultat observé à la table attendue.
10. Rédiger une conclusion indiquant les éventuelles erreurs corrigées.
A = S·(P+F) + T
Critères d’évaluation
Critère | Points observés |
|---|---|
analyse | variables, conventions et priorités correctement définies |
table de vérité | 16 combinaisons complètes et cohérentes |
équation | traduction correcte et forme simplifiée |
schéma | lisibilité, connexions et composants adaptés |
validation | tests exhaustifs et comparaison documentée |
présentation | captures, chronogramme et conclusion claire |
Synthèse du chapitre
- un circuit combinatoire ne possède pas de mémoire et ses sorties dépendent uniquement des entrées présentes ;
- la table de vérité peut décrire complètement son comportement logique ;
- la conception débute par une analyse rigoureuse du cahier des charges ;
- chaque variable doit être nommée et associée à une convention active précise ;
- les équations canoniques sont déduites des lignes de la table de vérité ;
- la simplification réduit les ressources sans modifier la fonction ;
- le schéma logique doit être lisible et compatible avec la technologie de réalisation ;
- la validation combine relecture du besoin, table de vérité, simulation et essais matériels ;
- une conception correcte est traçable : chaque élément du schéma peut être relié à une règle du cahier des charges.
Chaîne de conception à retenir Cahier des charges → variables → table de vérité → équations → simplification → schéma → vérification. |
Glossaire
Terme | Définition |
|---|---|
| circuit combinatoire | circuit dont les sorties dépendent seulement des entrées présentes |
| cahier des charges | document décrivant le besoin, les contraintes et les comportements attendus |
| variable d’entrée | information binaire observée par le circuit |
| variable de sortie | décision ou action binaire produite par le circuit |
| niveau actif | valeur logique qui signifie qu’une fonction est demandée ou qu’un signal est présent |
| table de vérité | table exhaustive reliant toutes les combinaisons d’entrée aux sorties |
| minterme | produit contenant toutes les variables et associé à une ligne où la fonction vaut 1 |
| forme canonique | expression comprenant un terme pour chaque ligne sélectionnée de la table |
| simplification | réduction d’une expression tout en conservant sa fonction |
| temps de propagation | durée entre une modification d’entrée et la stabilisation de la sortie |
| vecteur de test | combinaison d’entrées appliquée pour vérifier un résultat attendu |
| validation | ensemble des preuves montrant que le circuit répond au besoin |
Exercices d’entraînement
Exercice 1 — Définitions
Expliquer en quelques lignes pourquoi un additionneur est combinatoire alors qu’un compteur est séquentiel. Préciser le rôle de la mémoire.
Exercice 2 — Nombre de combinaisons
Calculer le nombre de lignes de la table de vérité pour des circuits possédant 2, 4, 5 et 8 entrées. Expliquer pourquoi une vérification exhaustive devient plus difficile lorsque n augmente.
Exercice 3 — Alarme simple
Une alarme S doit sonner si le système A est armé et si au moins l’un des deux capteurs P ou F est actif. Définir les variables, établir la table de vérité, écrire l’équation et proposer un schéma.
Exercice 4 — Autorisation de machine
Une machine M peut fonctionner lorsque le capot C est fermé et que le bouton B est pressé. L’arrêt d’urgence U, actif à 1, doit toujours interdire le fonctionnement. Concevoir complètement le circuit.
Exercice 5 — Exactement une entrée
Une sortie X vaut 1 lorsque exactement une des trois entrées A, B et C vaut 1. Établir la table, écrire la forme canonique et donner une expression logique.
Exercice 6 — Comparaison de deux bits
Concevoir trois sorties G, E et L indiquant respectivement A>B, A=B et A<B pour deux bits A et B.
Exercice 7 — Priorité dans le cahier des charges
Comparer les fonctions Y=A·¬B+C et Y=(A+C)·¬B. Donner une situation de cahier des charges correspondant à chacune et identifier la différence de priorité.
Exercice 8 — Vérification d’un circuit
Un étudiant propose S=A+B·C pour le besoin suivant : « S vaut 1 lorsque A et B sont actifs, ou lorsque C est actif. » Vérifier sa proposition, corriger l’équation et indiquer les lignes de table qui révèlent l’erreur.
Auto-évaluation
Je sais… | Oui | À revoir |
|---|---|---|
définir un circuit combinatoire et expliquer l’absence de mémoire | ☐ | ☐ |
reformuler un cahier des charges sans ambiguïté | ☐ | ☐ |
définir les variables et leurs niveaux actifs | ☐ | ☐ |
établir une table de vérité complète | ☐ | ☐ |
déduire une équation canonique | ☐ | ☐ |
simplifier et réaliser un schéma | ☐ | ☐ |
préparer des vecteurs de test pertinents | ☐ | ☐ |
prouver l’équivalence entre le besoin et le circuit | ☐ | ☐ |
Corrigés des travaux dirigés et exercices
Corrigé du TD 1
Système | Réponse | Justification |
|---|---|---|
voyant température ou pression | combinatoire | sortie déterminée par les capteurs présents |
compteur d’impulsions | séquentiel | le total passé doit être mémorisé |
égalité de deux mots | combinatoire | comparaison des données présentes |
alarme maintenue jusqu’au reset | séquentiel | l’activation passée est conservée |
multiplexeur | combinatoire | la sélection actuelle choisit l’entrée |
Corrigé du TD 2
V = T·E + M
Le test prouvant que M contourne E est T=0, E=0, M=1 : la sortie doit valoir 1. Si la fonction était (T+M)·E, elle vaudrait 0 dans ce cas.
T | E | M | V |
|---|---|---|---|
0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 1 |
Corrigé du TD 3
Z = ¬A·B·C + A·¬B·C + A·B·¬C
La combinaison 111 n’est pas acceptée, contrairement à la fonction majorité. Les trois mintermes ne sont pas adjacents deux à deux dans une carte de Karnaugh ; la forme SOP minimale reste constituée de trois termes à trois littéraux.
Corrigé du TD 4
E = P·Q
N = P + Q
Pour P=Q=1, E=1 et N=1. La première sortie détecte la simultanéité interdite ; la seconde indique qu’au moins un contacteur est actif.
Corrigé du TD 5
Une structure NAND–NAND peut être obtenue à partir d’une SOP. On réalise ¬L=NAND(L,L). Puis X=NAND(V,¬L) produit ¬(V·¬L). Pour intégrer F au dernier NAND, il faut également disposer de ¬F=NAND(F,F). Enfin O=NAND(X,¬F)=V·¬L+F.
Corrigé du TD 6
S = (A+B)·¬C
Le circuit est combinatoire. Pour vérifier l’effet de C, utiliser par exemple A=1, B=0 : avec C=0, S=1 ; avec C=1, S=0.
Corrigé de l’exercice 1
L’additionneur calcule une sortie à partir des bits présents et n’a pas besoin de conserver le résultat précédent. Le compteur doit mémoriser sa valeur actuelle afin de calculer la suivante à chaque impulsion.
Corrigé de l’exercice 2
Nombre d’entrées n | Nombre de combinaisons 2ⁿ |
|---|---|
2 | 4 |
4 | 16 |
5 | 32 |
8 | 256 |
Le nombre de tests double à chaque nouvelle entrée, ce qui augmente rapidement le temps de vérification exhaustive.
Corrigé de l’exercice 3
S = A·(P+F)
Lorsque A=0, S=0 quelles que soient P et F. Lorsque A=1, S vaut 1 dès qu’au moins un capteur est actif.
Corrigé de l’exercice 4
M = C·B·¬U
L’arrêt d’urgence doit être inactif pour autoriser la machine. Si le capteur de capot est défini avec C=1 lorsque le capot est fermé, l’expression ci-dessus est correcte.
Corrigé de l’exercice 5
X = A·¬B·¬C + ¬A·B·¬C + ¬A·¬B·C
Corrigé de l’exercice 6
G = A·¬B
E = A·B + ¬A·¬B = A XNOR B
L = ¬A·B
Corrigé de l’exercice 7
Dans Y=A·¬B+C, C est prioritaire et impose Y=1 même si B=1. Dans Y=(A+C)·¬B, B=1 impose Y=0 et bloque A comme C. Le placement des parenthèses traduit directement la priorité fonctionnelle.
Corrigé de l’exercice 8
Le texte signifie que A et B doivent être actifs ensemble, ou que C suffit. L’équation correcte est S=A·B+C. La proposition A+B·C donne par exemple S=1 pour A=1, B=0, C=0, alors que le besoin impose S=0.
Conclusion
La méthode générale de conception fournit une chaîne de raisonnement traçable entre le besoin et le circuit. Elle évite les solutions intuitives non vérifiées et facilite la correction des erreurs. Le cahier des charges fixe le comportement ; la table de vérité l’explicite ; les équations le formalisent ; la simplification l’optimise ; le schéma le réalise ; la vérification apporte la preuve de conformité.
Cette démarche sera réutilisée pour les additionneurs, soustracteurs, comparateurs, codeurs, décodeurs et multiplexeurs. Même lorsqu’une structure standard est connue, elle doit toujours être reliée aux exigences du système.