Niveau conseillé : Bac+1 / Bac+2 — Cycle préparatoire, BTS, BUT, Licence

Présentation du chapitre

Une fonction logique n’existe pas seulement sous la forme d’une équation ou d’un symbole. Elle est réalisée par des composants électroniques réels, alimentés par une tension, traversés par des courants et soumis à des délais. Deux circuits portant le même symbole logique peuvent donc se comporter différemment lorsqu’ils appartiennent à des familles technologiques différentes.

Ce chapitre relie la logique idéale étudiée dans les chapitres précédents à la réalité électrique des circuits intégrés. Il présente les familles TTL et CMOS, les niveaux de tension garantis, les courants d’entrée et de sortie, les marges de bruit, la consommation, les temps de propagation ainsi que les précautions de câblage indispensables à un fonctionnement fiable.

Objectifs pédagogiques

Prérequis

• connaître les portes logiques et leurs tables de vérité ;
• savoir appliquer la loi d’Ohm et calculer une puissance électrique ;
• distinguer tension, courant, résistance et capacité ;
• savoir lire un schéma électrique simple et utiliser un multimètre ;
• connaître les notions de période, fréquence et chronogramme.

Organisation du chapitre

Figure 1 — Vue d’ensemble des familles TTL et CMOS.

11.1. Principales familles logiques

Une famille logique regroupe des circuits construits avec une technologie commune et conçus pour être compatibles entre eux. Les composants d’une même famille partagent généralement des tensions d’alimentation, des seuils logiques, des capacités de courant et des performances temporelles comparables. Le nom de la fonction, par exemple 74HC00, ne suffit donc pas : le préfixe ou l’infixe de famille est essentiel.

11.1.1. Famille TTL

TTL signifie Transistor-Transistor Logic. Les circuits TTL utilisent principalement des transistors bipolaires. La série historique 74xx fonctionne normalement sous 5 V. Son importance pédagogique reste forte, car de nombreux seuils et conventions d’interface ont été définis autour de cette famille.

Structure générale et comportement

• étage d’entrée à transistors bipolaires ;
• étage de traitement qui réalise la fonction logique ;
• étage de sortie généralement de type totem-pole pour fournir et absorber du courant ;
• courant d’entrée plus important à l’état bas qu’à l’état haut ;
• alimentation nominale proche de 5 V pour les séries TTL classiques.

Principales sous-familles TTL

Les valeurs électriques diffèrent d’une sous-famille à l’autre. Deux boîtiers portant la même fonction logique, par exemple 7400 et 74LS00, ne doivent pas être considérés comme identiques sans lecture de leur fiche technique.

11.1.2. Famille CMOS

CMOS signifie Complementary Metal-Oxide-Semiconductor. Une porte CMOS classique associe des transistors MOS complémentaires : un réseau PMOS relie la sortie à l’alimentation pour produire un 1, tandis qu’un réseau NMOS la relie à la masse pour produire un 0. À l’état stable idéal, un seul réseau conduit, ce qui explique la faible consommation statique.

Caractéristiques générales

• courant d’entrée statique extrêmement faible, l’entrée se comportant principalement comme une capacité ;
• forte sensibilité aux entrées flottantes et aux décharges électrostatiques ;
• consommation dynamique croissante avec la fréquence, la capacité commutée et le carré de la tension ;
• plage d’alimentation dépendant fortement de la série ;
• niveaux de sortie souvent proches des rails lorsque le courant demandé reste modéré.

Séries CMOS courantes

11.1.3. Comparaison TTL–CMOS

11.1.4. Compatibilité entre familles

Deux circuits sont compatibles si la sortie du premier fournit des niveaux de tension reconnus par le second et si elle peut fournir ou absorber les courants exigés. La compatibilité doit être vérifiée dans les deux états logiques.

Exemple classique : une sortie TTL standard garantit souvent VOH(min) = 2,4 V. Une entrée 74HC alimentée sous 5 V peut exiger VIH(min) proche de 3,5 V. L’interface n’est donc pas garantie. Un 74HCT, conçu avec des seuils d’entrée TTL, constitue alors un choix plus sûr.

11.2. Paramètres électriques

Les paramètres électriques sont des valeurs garanties sous des conditions précises de tension, de température et de courant. Une valeur typique décrit un comportement fréquent, mais seule une limite minimale ou maximale constitue une garantie de conception.

11.2.1. Tension d’alimentation

La tension d’alimentation est notée VCC dans de nombreux circuits bipolaires et VDD dans les circuits MOS. La référence basse est notée GND ou VSS. La fiche technique distingue généralement la plage absolue maximale, qui ne doit jamais être dépassée, de la plage recommandée, dans laquelle les caractéristiques logiques sont garanties.

• ne pas confondre « absolute maximum ratings » et « recommended operating conditions » ;
• prévoir les tolérances de l’alimentation et les chutes de tension dans les pistes ;
• éviter d’appliquer une tension sur une entrée lorsque le circuit n’est pas alimenté, sauf autorisation explicite ;
• relier toutes les broches d’alimentation et de masse indiquées sur le boîtier.

11.2.2. Niveaux d’entrée et de sortie

Figure 2 — Représentation des zones logiques et des niveaux de sortie garantis.

La zone comprise entre VIL(max) et VIH(min) est une zone indéterminée. Une tension qui y reste longtemps peut provoquer une forte consommation, une oscillation ou un basculement sensible au bruit. Une entrée logique ordinaire ne doit pas être utilisée comme comparateur analogique.

Entrées à trigger de Schmitt

Une entrée à trigger de Schmitt possède deux seuils : un seuil haut pour la transition montante et un seuil bas pour la transition descendante. L’écart entre ces seuils est l’hystérésis. Cette propriété améliore l’immunité au bruit et permet de nettoyer un signal lent ou issu d’un contact mécanique.

11.2.3. Courants d’entrée et de sortie

Une sortie ne constitue pas une source de tension idéale. Lorsque le courant augmente, VOH peut diminuer et VOL peut augmenter. Il faut donc comparer la charge totale aux courants garantis et non à un courant de court-circuit, qui est une valeur extrême et non une condition normale d’utilisation.

Fan-out

Le fan-out est le nombre maximal d’entrées qu’une sortie peut commander tout en respectant les niveaux logiques. Il doit être vérifié séparément à l’état haut et à l’état bas.

Pour des entrées CMOS, le fan-out statique peut sembler très élevé en raison des faibles courants d’entrée. En pratique, la capacité d’entrée totale limite la vitesse : davantage d’entrées signifie une charge capacitive plus grande et des fronts plus lents.

11.2.4. Marge de bruit

La marge de bruit mesure l’amplitude de perturbation qui peut se superposer à un signal sans provoquer une mauvaise interprétation logique. Elle se calcule à partir des pires valeurs garanties.

Exemple TTL : VOH(min) = 2,4 V, VIH(min) = 2,0 V, VIL(max) = 0,8 V et VOL(max) = 0,4 V. On obtient NMH = 0,4 V et NML = 0,4 V. Une marge négative indique une incompatibilité.

11.2.5. Consommation et puissance dissipée

La puissance absorbée est transformée en chaleur. Elle influence l’autonomie, l’échauffement, la fiabilité et le dimensionnement de l’alimentation. Une estimation simple s’obtient à partir du courant moyen.

Dans un circuit CMOS, la consommation peut être séparée en trois composantes : la consommation statique due aux courants de fuite, la consommation de court-circuit pendant les transitions et la consommation dynamique nécessaire pour charger et décharger les capacités.

• α représente le taux d’activité, c’est-à-dire la proportion de cycles provoquant une commutation ;
• Ccharge inclut la capacité de sortie, les pistes et les entrées commandées ;
• VDD apparaît au carré : réduire la tension diminue fortement la puissance dynamique ;
• f est la fréquence de commutation, pas nécessairement la fréquence d’horloge globale.

Produit puissance–retard

Le produit puissance–retard, parfois noté PDP, représente l’énergie approximative associée à une commutation. Une famille très rapide peut consommer davantage ; une famille très économique peut être plus lente. Le choix dépend donc du compromis recherché.

11.3. Paramètres temporels

Une sortie ne change jamais instantanément après une variation d’entrée. Les transistors internes doivent commuter et les capacités doivent se charger ou se décharger. Les délais sont essentiels dans les chaînes combinatoires, les bus et les systèmes synchrones.

11.3.1. Temps de propagation

Les délais sont mesurés entre des niveaux de référence, souvent 50 % de l’amplitude pour les familles CMOS. Ils dépendent de la tension, de la température, de la capacité de charge et du courant demandé. Une valeur maximale est utilisée pour vérifier le fonctionnement dans le pire cas.

Figure 3 — Définition des principaux paramètres temporels.

Propagation dans une chaîne

Dans une chaîne de portes, une estimation prudente du délai maximal consiste à additionner les temps de propagation maximaux de chaque étage sur le chemin critique.

Les transitions peuvent suivre des chemins de longueurs différentes. Des états transitoires incorrects, appelés aléas ou glitches, peuvent apparaître avant la stabilisation finale. Ils sont particulièrement importants lorsqu’une sortie combinatoire commande une horloge, une validation ou une entrée asynchrone.

11.3.2. Temps de montée et de descente

Le temps de montée tr mesure la durée nécessaire au signal pour passer d’un faible pourcentage à un fort pourcentage de son amplitude, souvent de 10 % à 90 %. Le temps de descente tf est défini de manière symétrique, souvent de 90 % à 10 %.

• des fronts lents augmentent le temps passé dans la zone indéterminée ;
• une forte capacité de charge ralentit les fronts ;
• une résistance série peut ralentir volontairement les fronts pour réduire les oscillations et les émissions électromagnétiques ;
• une entrée sans trigger de Schmitt peut consommer davantage ou commuter plusieurs fois face à un front très lent.

11.3.3. Fréquence maximale de fonctionnement

La fréquence maximale est limitée par le temps nécessaire pour que les signaux se propagent et se stabilisent. Pour une porte isolée, une estimation très simplifiée d’un signal périodique consiste à considérer la somme des deux délais. Pour un système complet, il faut analyser le chemin critique et les contraintes des éléments séquentiels.

Cette relation n’est qu’un ordre de grandeur. La fiche technique peut indiquer une fréquence maximale de basculement mesurée dans des conditions spécifiques. Dans un système synchrone, la période d’horloge doit aussi inclure les temps clock-to-Q, logique combinatoire, setup et marge de sécurité.

11.3.4. Facteurs influençant les performances

11.4. Entrées non utilisées

Une entrée inutilisée ne doit pas être laissée sans connexion. Une entrée flottante peut capter le bruit ambiant, prendre un état intermédiaire et provoquer des commutations imprévisibles. Dans un circuit CMOS, elle peut aussi augmenter fortement la consommation en rendant simultanément conducteurs les réseaux PMOS et NMOS.

11.4.1. Risques liés aux entrées flottantes

• état logique imprévisible et dépendant de la proximité de la main, des pistes ou des câbles ;
• oscillations rapides et consommation dynamique inutile ;
• sensibilité accrue aux décharges électrostatiques ;
• activation involontaire d’une fonction de validation, reset ou sélection ;
• résultats différents entre simulation idéale et montage réel.

11.4.2. Résistance de pull-up

Une résistance de pull-up relie l’entrée à VCC ou VDD. Elle impose un niveau haut lorsque aucun autre dispositif ne commande la ligne. Un interrupteur, un transistor ou une sortie à drain ouvert peut ensuite forcer la ligne à 0.

11.4.3. Résistance de pull-down

Une résistance de pull-down relie l’entrée à la masse et impose un niveau bas par défaut. Un interrupteur ou un conducteur actif peut ensuite forcer la ligne à 1. Les pull-down sont moins favorables avec certaines entrées TTL classiques, car le courant à l’état bas peut être plus important.

Figure 4 — Principe des résistances de pull-up et de pull-down.

11.4.4. Choix de la résistance

La résistance doit être assez faible pour maintenir un niveau robuste face aux courants de fuite et au bruit, mais assez élevée pour limiter le courant lorsque la ligne est forcée à l’état opposé.

Des valeurs de quelques kilo-ohms à quelques dizaines de kilo-ohms sont fréquentes, mais le choix dépend de la famille, de la longueur de la ligne, de la vitesse, du nombre de circuits connectés et de la consommation acceptable.

11.4.5. Entrées actives à 0

Une entrée notée avec une barre, un cercle ou un suffixe tel que /RESET, nRESET ou RESET̅ est active à 0. Son état inactif doit donc être 1, généralement obtenu par un pull-up. L’étudiant doit distinguer la valeur électrique de la signification fonctionnelle : un niveau 0 peut signifier « fonction activée ».

11.5. Sorties particulières

Toutes les sorties logiques ne forcent pas directement les deux niveaux. Certaines ne peuvent que tirer la ligne vers le bas, tandis que d’autres peuvent se déconnecter électriquement. Ces architectures permettent l’interfaçage, le partage d’un bus ou la commande de charges particulières.

11.5.1. Sortie totem-pole ou push-pull

Une sortie push-pull comporte un transistor qui pousse la ligne vers le niveau haut et un autre qui la tire vers le niveau bas. Elle fournit des fronts rapides et une faible impédance dans les deux états. Deux sorties push-pull ne doivent jamais être reliées ensemble si elles risquent de produire des niveaux opposés.

11.5.2. Sortie à collecteur ouvert

Dans une sortie à collecteur ouvert, le transistor de sortie bipolaire peut forcer la ligne à 0, mais aucun transistor interne ne la force à 1. Une résistance externe de pull-up est nécessaire. Lorsque le transistor est bloqué, la sortie est libérée et la résistance établit le niveau haut.

11.5.3. Sortie à drain ouvert

La sortie à drain ouvert est l’équivalent MOS de la sortie à collecteur ouvert. Elle est très utilisée pour les bus partagés, les interruptions câblées et certaines interfaces série. Plusieurs sorties peuvent être reliées sur une même ligne si toutes ne font que forcer 0 ou libérer la ligne.

En logique positive, cette connexion réalise un ET câblé des états libérés. Selon la convention active à 0, elle est souvent interprétée comme un OU câblé des demandes actives.

Dimensionnement du pull-up d’une sortie ouverte

La résistance doit satisfaire deux contraintes opposées : limiter le courant à l’état bas et charger assez rapidement la capacité de la ligne à l’état haut.

11.5.4. Sortie trois états

Une sortie trois états peut produire 0, 1 ou Z. L’état Z, appelé haute impédance, signifie que la sortie est pratiquement déconnectée. Une entrée de validation, souvent OE, contrôle l’activation du conducteur.

Figure 5 — Sortie ouverte et partage d’un bus par sorties trois états.

11.5.5. Mise en commun d’un bus

• une seule sortie push-pull ou trois états doit conduire le bus à un instant donné ;
• les autres sorties doivent être en haute impédance ;
• une phase de break-before-make peut être prévue pour désactiver l’ancien conducteur avant d’activer le nouveau ;
• une contention entre 0 et 1 peut provoquer un courant élevé, une chute de tension et un échauffement ;
• un bus laissé totalement en Z peut nécessiter un pull-up, un pull-down ou un bus-hold.

11.6. Précautions de câblage

Un schéma logique correct peut échouer à cause d’un câblage négligé. Les courants transitoires, les inductances de connexion, les entrées flottantes et les incompatibilités de tension sont des causes fréquentes de dysfonctionnement sur plaque d’essai ou circuit imprimé.

11.6.1. Découplage de l’alimentation

Lorsqu’une sortie commute, le circuit demande brièvement un courant élevé. Les fils et les pistes possèdent une inductance qui empêche l’alimentation distante de répondre instantanément. Un condensateur de découplage placé près des broches d’alimentation fournit localement ce courant et réduit les variations de tension.

• placer typiquement un condensateur céramique de 100 nF près de chaque circuit intégré ;
• relier le condensateur entre VCC/VDD et GND/VSS avec des pistes courtes ;
• ajouter un condensateur de réservoir plus important au niveau du groupe de circuits ou de l’entrée d’alimentation ;
• ne pas remplacer un bon routage par une capacité très élevée et éloignée.

11.6.2. Utilisation des condensateurs

Les condensateurs peuvent aussi filtrer un contact, créer un délai ou ralentir un front. Toutefois, connecter directement une grande capacité à une sortie logique augmente le courant de commutation et le temps de propagation. Un réseau RC doit être dimensionné et, si nécessaire, suivi d’une entrée à trigger de Schmitt.

11.6.3. Compatibilité des tensions

Un système moderne peut mélanger des circuits alimentés sous 5 V, 3,3 V, 2,5 V ou moins. Trois questions doivent être vérifiées : l’entrée tolère-t-elle la tension appliquée ? Le niveau haut de la source dépasse-t-il VIH(min) ? Le niveau bas reste-t-il sous VIL(max) ?

11.6.4. Protection contre les décharges électrostatiques

Une décharge électrostatique peut perforer les structures MOS internes sans produire de signe visible immédiat. Les composants doivent être manipulés par le boîtier, stockés dans des emballages antistatiques et utilisés sur un poste correctement relié à la terre lorsque le contexte l’exige.

• éviter de toucher directement les broches ;
• décharger son corps et utiliser un bracelet antistatique sur un poste adapté ;
• ne pas insérer ou retirer un circuit lorsque l’alimentation est présente ;
• protéger les connecteurs externes avec des composants ESD adaptés lorsque le produit final l’exige.

11.6.5. Limitation du courant dans les LED

Une LED ne doit jamais être reliée directement entre une sortie logique et une alimentation. Une résistance série limite le courant. Il faut tenir compte de la chute directe VF de la LED, de la tension de sortie réellement garantie et du courant maximal recommandé pour la sortie.

Exemple : une sortie proche de 5 V commande une LED rouge de VF = 1,8 V avec un courant souhaité de 5 mA. R = (5 − 1,8) / 0,005 = 640 Ω. Une valeur normalisée de 680 Ω constitue un choix prudent. Si VOH est garanti seulement à une valeur plus basse sous charge, cette valeur garantie doit être utilisée.

Figure 6 — Découplage local et limitation du courant d’une LED.

11.6.6. Checklist avant mise sous tension

Méthode de lecture d’une fiche technique

La fiche technique est la source de vérité pour un composant. La méthode suivante permet d’éviter les erreurs les plus courantes.

Travaux dirigés

Les exercices suivants utilisent des données simplifiées proches des valeurs courantes. Dans un projet réel, elles doivent être remplacées par celles de la fiche technique du composant retenu.

Exercice 1 — Compatibilité en tension

Une sortie A garantit VOH(min) = 2,7 V et VOL(max) = 0,35 V. Une entrée B exige VIH(min) = 2,0 V et VIL(max) = 0,8 V.

1. Vérifier la compatibilité pour les niveaux haut et bas.
2. Calculer NMH et NML.
3. Conclure sur la robustesse de l’interface.

Exercice 2 — Fan-out d’une sortie TTL

Une sortie peut fournir |IOH| = 0,4 mA et absorber IOL = 8 mA. Chaque entrée demande |IIH| = 20 µA et |IIL| = 0,4 mA.

1. Calculer FOH.
2. Calculer FOL.
3. Déterminer le fan-out maximal garanti.

Exercice 3 — Consommation d’un circuit CMOS

Un circuit fonctionne sous 3,3 V. Sa capacité commutée équivalente est 35 pF, son taux d’activité α = 0,25 et sa fréquence 20 MHz. Le courant de fuite total vaut 2 µA.

1. Estimer la puissance dynamique.
2. Calculer la puissance statique.
3. Comparer les deux contributions.

Exercice 4 — Délai d’un chemin combinatoire

Un chemin contient trois portes dont les délais maximaux sont 7 ns, 11 ns et 6 ns.

1. Estimer le délai maximal de stabilisation.
2. Donner une fréquence théorique très simplifiée si ce chemin doit se stabiliser pendant une demi-période.
3. Expliquer pourquoi une marge est nécessaire.

Exercice 5 — Dimensionnement d’un pull-up

Une ligne à drain ouvert est alimentée sous 5 V. Le conducteur accepte IOL = 3 mA avec VOL(max) = 0,4 V. La capacité de ligne vaut 100 pF et on souhaite tr ≤ 1 µs.

1. Calculer la résistance minimale imposée par le courant.
2. Calculer la résistance maximale issue de tr ≈ 2,2RC.
3. Proposer une valeur normalisée comprise dans l’intervalle.

Exercice 6 — Résistance de LED

Une sortie CMOS sous 3,3 V commande une LED de VF = 2,0 V. On souhaite 4 mA. La fiche garantit VOH(min) = 3,0 V pour ce courant.

1. Calculer la résistance à partir de la valeur garantie.
2. Choisir une valeur normalisée prudente.
3. Calculer le courant approximatif avec cette valeur.

Exercice 7 — Interface entre 3,3 V et 5 V

Une sortie 3,3 V garantit VOH(min) = 2,9 V. Une entrée 5 V de type HC exige VIH(min) = 3,5 V, tandis qu’une entrée HCT exige VIH(min) = 2,0 V.

1. Tester la compatibilité avec HC.
2. Tester la compatibilité avec HCT.
3. Proposer une solution lorsque l’entrée est imposée en HC.

Exercice 8 — Bus trois états

Trois circuits A, B et C partagent un bus. Les signaux ENA, ENB et ENC sont actifs à 1.

1. Écrire la condition logique évitant toute contention.
2. Décrire le risque lorsque ENA = ENB = 1 et que A produit 1 tandis que B produit 0.
3. Proposer une stratégie de commutation sûre.

Activité pratique — Caractérisation d’une porte logique

L’activité peut être réalisée avec un circuit 74HC00, 74HCT00 ou équivalent, sur plaque d’essai, ou dans un simulateur intégrant des modèles électriques réalistes.

Objectifs

• identifier les broches d’alimentation, d’entrée et de sortie ;
• observer les niveaux logiques réels au multimètre ou à l’oscilloscope ;
• mettre en évidence l’effet d’une entrée flottante puis la corriger ;
• mesurer l’influence d’une charge LED ;
• observer un temps de propagation ou un ralentissement de front si le matériel le permet.

Matériel

• alimentation continue limitée en courant ;
• circuit logique et sa fiche technique ;
• plaque d’essai et fils courts ;
• condensateur céramique de 100 nF ;
• résistances de 1 kΩ, 4,7 kΩ, 10 kΩ et 680 Ω ;
• LED, boutons ou interrupteurs ;
• multimètre et, si disponible, générateur et oscilloscope.

Protocole

Table de relevés

Synthèse du chapitre

Glossaire

Exercices d’entraînement

Exercice 9 — Choisir une famille logique

Un système alimenté sous 5 V reçoit une sortie TTL dont VOH(min) = 2,4 V. Il doit commander soit un 74HC, soit un 74HCT.

1. Comparer les seuils d’entrée usuels des deux familles.
2. Choisir le circuit le plus approprié et justifier.

Exercice 10 — Marge de bruit négative

Une sortie garantit VOH(min) = 2,6 V et l’entrée suivante exige VIH(min) = 2,8 V.

1. Calculer NMH.
2. Interpréter le résultat.
3. Citer deux moyens de corriger le problème.

Exercice 11 — Puissance d’un ensemble de circuits

Huit circuits consomment chacun 1,2 mA sous 5 V au repos. En fonctionnement, la puissance dynamique supplémentaire totale vaut 18 mW.

1. Calculer la puissance statique totale.
2. Calculer la puissance totale.
3. Estimer le courant moyen demandé à l’alimentation.

Exercice 12 — Chaîne de portes et fréquence

Le chemin critique traverse quatre portes de 9 ns maximum chacune. La logique doit être stable pendant 60 % de la période d’horloge.

1. Calculer le délai maximal du chemin.
2. Déduire la période minimale sans marge supplémentaire.
3. Calculer la fréquence maximale correspondante.

Exercice 13 — Pull-up et consommation

Un bouton met à la masse une entrée protégée par un pull-up de 4,7 kΩ sous 3,3 V.

1. Calculer le courant lorsque le bouton est appuyé.
2. Calculer la puissance dans la résistance.
3. Comparer avec un pull-up de 47 kΩ et discuter le compromis bruit/consommation.

Exercice 14 — Bus à drain ouvert

Quatre dispositifs partagent une ligne avec un pull-up de 2,2 kΩ sous 3,3 V. Un dispositif actif force VOL = 0,25 V.

1. Calculer le courant absorbé.
2. Vérifier sa compatibilité avec une limite IOL = 2 mA.
3. Proposer une adaptation si nécessaire.

Auto-évaluation

Corrigés des travaux dirigés

Corrigé 1 — Compatibilité en tension

Niveau haut : 2,7 V ≥ 2,0 V, donc compatible. Niveau bas : 0,35 V ≤ 0,8 V, donc compatible.

NMH = 2,7 − 2,0 = 0,7 V. NML = 0,8 − 0,35 = 0,45 V. L’interface est garantie, avec une meilleure marge au niveau haut qu’au niveau bas.

Corrigé 2 — Fan-out d’une sortie TTL

FOH = 0,4 mA / 20 µA = 20. FOL = 8 mA / 0,4 mA = 20. Le fan-out maximal garanti est donc 20 entrées.

Corrigé 3 — Consommation d’un circuit CMOS

Pdyn = 0,25 × 35 pF × (3,3 V)² × 20 MHz ≈ 1,91 mW.

Pstat = 3,3 V × 2 µA = 6,6 µW. La puissance dynamique est environ 290 fois plus grande : elle domine largement à cette fréquence.

Corrigé 4 — Délai d’un chemin combinatoire

Délai maximal = 7 + 11 + 6 = 24 ns.

Si le chemin doit se stabiliser en une demi-période, T/2 ≥ 24 ns, donc T ≥ 48 ns et f ≤ 20,8 MHz. Une marge est nécessaire pour les variations de tension, température, charge et dispersion de fabrication.

Corrigé 5 — Dimensionnement d’un pull-up

Rmin = (5 − 0,4) / 3 mA ≈ 1,53 kΩ.

Rmax = 1 µs / (2,2 × 100 pF) ≈ 4,55 kΩ.

Une valeur de 2,2 kΩ, 2,7 kΩ, 3,3 kΩ ou 3,9 kΩ convient théoriquement. 3,3 kΩ constitue un compromis raisonnable.

Corrigé 6 — Résistance de LED

R = (3,0 − 2,0) / 4 mA = 250 Ω. Une valeur prudente est 270 Ω ou 330 Ω.

Avec 270 Ω, I ≈ 1,0 / 270 = 3,7 mA. Avec 330 Ω, I ≈ 3,0 mA.

Corrigé 7 — Interface entre 3,3 V et 5 V

Avec HC : 2,9 V < 3,5 V, donc le niveau haut n’est pas garanti. Avec HCT : 2,9 V ≥ 2,0 V, donc compatible en tension.

Pour conserver l’entrée HC, utiliser un translateur de niveau, un buffer adapté ou une sortie à drain ouvert avec pull-up compatible, sous réserve des tensions tolérées.

Corrigé 8 — Bus trois états

La condition sûre est : au plus un des signaux ENA, ENB et ENC vaut 1. Formellement, ENA·ENB = 0, ENA·ENC = 0 et ENB·ENC = 0.

Si A force 1 et B force 0, un courant important circule entre les étages de sortie. Il peut provoquer échauffement, niveaux indéterminés et destruction.

Utiliser un arbitre ou décodeur one-hot et insérer une phase où toutes les sorties sont en Z avant d’activer la suivante.

Corrigés des exercices d’entraînement

Corrigé 9 — Choisir une famille logique

Un 74HC sous 5 V possède des seuils de type CMOS et peut demander environ 3,5 V pour un 1 garanti ; 2,4 V n’est pas suffisant. Un 74HCT possède des seuils compatibles TTL, typiquement autour de 2,0 V pour VIH(min). Le 74HCT est donc le choix approprié.

Corrigé 10 — Marge de bruit négative

NMH = 2,6 − 2,8 = −0,2 V. La sortie ne garantit pas que l’entrée reconnaîtra un 1.

Solutions possibles : utiliser un buffer compatible, choisir une famille à seuil plus bas, ajouter un translateur de niveau ou modifier la tension dans les limites autorisées.

Corrigé 11 — Puissance d’un ensemble de circuits

Courant statique total = 8 × 1,2 mA = 9,6 mA. Puissance statique = 5 V × 9,6 mA = 48 mW.

Puissance totale = 48 + 18 = 66 mW. Courant moyen équivalent = 66 mW / 5 V = 13,2 mA.

Corrigé 12 — Chaîne de portes et fréquence

Délai critique = 4 × 9 ns = 36 ns. Si ce délai représente 60 % de la période, 0,60T ≥ 36 ns, donc T ≥ 60 ns. La fréquence maximale est environ 16,7 MHz, avant ajout d’une marge de sécurité.

Corrigé 13 — Pull-up et consommation

Avec 4,7 kΩ : I = 3,3 / 4700 ≈ 0,70 mA et P ≈ 2,32 mW lorsque le bouton est appuyé.

Avec 47 kΩ : I ≈ 70 µA et P ≈ 0,23 mW. La consommation diminue d’un facteur 10, mais la ligne devient plus sensible aux fuites, au bruit et aux fronts lents.

Corrigé 14 — Bus à drain ouvert

I = (3,3 − 0,25) / 2,2 kΩ ≈ 1,39 mA. Cette valeur est inférieure à 2 mA, donc compatible.

Si elle avait dépassé la limite, il aurait fallu augmenter la résistance tout en vérifiant que le temps de montée reste acceptable.

Réponses de l’auto-évaluation

1-b ; 2-a ; 3-a ; 4-b ; 5-a ; 6-c ; 7-b ; 8-a ; 9-a ; 10-a.